하드웨어팀의 인터뷰어들도 간단한 코딩만 할줄알기 때문에 leetscode급의 문제를 낼 수 있는 사람도 없어요. ㅎㅎ
RTL design engineer면 당골질문은 Verilog로 State machine 짜는것, non-blocking으로 sequential timing design 짜는것 잘 나오니까 준비하시고, Verification engineer면 SystemVerilog나 C++ (CS급 말고 OOP 기본적인것)은 잘 준비해두세요. 포지션이 UVM이나 STA 능력을 요구하면 거기에 대해 인터넷에 족보많으니까 준비해가시고.
하지만 EE 엔지니어들에게 코딩은 그냥 Tool이고, 제일 중요한건 그 포지션에 맞는 H/W 전문지식이에요.